بهینه سازی مبدل های آنالوگ به دیجیتال پایپ لاین
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی
- نویسنده حمیدرضا رضایی ده سرخ
- استاد راهنما رضا لطفی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1387
چکیده
چکیده ندارد.
منابع مشابه
کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال پایپ لاین radix-4
: مبدل های آنالوگ به دیجیتال با سرعت بالا و تعداد بیت بالا جزء بلوک های ساختاری مهم در بیشتر کاربردهای الکترونیکی هستند. مبدل های آنالوگ به دیجیتال یک پل ارتباطی بین دنیای آنالوگ و دیجیتال می باشند. انواع متفاوتی از مبدل ها همچون فلش، دو طبقه، چندبخشی و پایپ لاین از نوع سرعت بالا و تعداد بیت نسبتا بالا می باشند. از این دسته، معماری مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهایی همچون سیستم ها...
طراحی و شبیه سازی مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین
در این پایان نامه، یک مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. با پیشرفت تکنولوژی طراحی آپ-امپ با بهره و پهنای باند بالا برای افزایش دقت ولتاژ خروجی طبقات پایپ لاین بسیار دشوار است. حذف آپ-امپ و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تاثیر زیادی در کاهش توان مصرفی داشته است. در طراحی مبتنی بر آپ-امپ با کاهش طول کانال ترانزیستور مشکلات زیادی برای...
15 صفحه اولطراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی
در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتا پایدار می باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه ی دوی تک بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجی...
15 صفحه اولطراحی یک مبدل آنالوگ به دیجیتال پایپ لاین 8bit، 10ms/s در تکنولوژی 0.18?m cmos
مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و ...
15 صفحه اولطراحی یک مبدل زمان به دیجیتال پایپ لاین
مفهوم اندازه گیری زمان نقش مهمی در قسمت های مختلفی از علم و فناوری چون ابزارهای اندازه گیری، فیزیک، قفل کننده های فاز دیجیتال و همچنین در دمدولاتورها و مبدل های داده ایفا می کنند. مبدل های زمان به دیجیتال که عملیات اندازه گیری و تبدیل بازه ی زمانی به خروجی دیجیتال را انجام می دهند، معمولا شامل دو بخش می شوند: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و به طور معمول از یک شمارنده ساخت...
15 صفحه اولکالیبراسیون دیجیتال پس زمینه ی مبدل آنالوگ به دیجیتال پایپ لاین با دنباله ی نویز شبه تصادفی
از مبدل های آنالوگ به دیجیتال پایپ لاین در سیستم های ارتباطی به طور گسترده استفاده می شود. دقت این مبدل-ها به دلیل محدودیت هایی مانند وجود آفست مقایسه گرها، خطای حافظه و بهره محدود تقویت کننده ی ولتاژ باقیمانده کاهش می یابد. این پژوهش جهت حذف این عوامل خطا از کالیبراسیون پس زمینه ی دیجیتال با دنباله ی نویز شبه تصادفی استفاده می کند. در روش های پیشین از این شیوه ی کالیبراسیون جهت حذف برخی از عوا...
منابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023